Instruction fetch | ||||||||||||||
|
||||||||||||||
Fig. 5.5 | ||||||||||||||
Instruction fetch | ||||||||||||||
PC gives address to instruction memory | ||||||||||||||
Memory outputs instruction contents | ||||||||||||||
Increment PC | ||||||||||||||
PC value is first operand input to adder | ||||||||||||||
Constant 4 is second operand input to adder | ||||||||||||||
PC + 4 is stored back in PC | ||||||||||||||
Repeat once each clock cycle | ||||||||||||||