Finite state machines: implementing
	How else could we implement the circuit?
	Inputs			Next		Outputs					Minterms
	q1	q0	x	q1+	q0+	z1	z0	D1	T0		z1
	0	0	0	1	0	0	1	1	0
	0	0	1	0	1	0	1	0	1
	0	1	0	0	1	1	1	0	0		\q1q0\x
	0	1	1	1	0	1	1	1	1		\q1q0x
	1	0	0	0	1	1	1	0	1		q1\q0\x
	1	0	1	0	0	1	1	0	0		q1\q0x
	1	1	0	d	d	d	d	d	d
	1	1	1	d	d	d	d	d	d
		z1 = \q1q0\x + \q1q0x + q1\q0\x + q1\q0x
		etc.
	Simplified:
		z1 = q1 + q0
		z0 = 1
		D1 = \q1 (\q0\x + q0x)
		T0 = \q1x + q1\x
	Implement using AND and OR gates or PLA